Компютрите

отвън и отвътре

©Христо Тужаров, 2007

 

ЛОГИЧЕСКА ОРГАНИЗАЦИЯ НА ПАМЕТТА

 

[Home] [Карта на книгата] [Асеневци] [За проекта] [Начало на книгата]

ОПЕРАТИВНА ПАМЕТ

ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ

УПРАВЛЕНИЕ НА ПАМЕТТА

ВИДОВЕ DRAM  ПАМЕТ

ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ

 

Микросхемите на паметта са организирани във вид на матрица, като пресечната точка на колона  и ред  се явява една от елементарните клетки. Количеството на редове и колони в матрицата на паметта определя нейния обем в битове или байтове.

 

Банки  памет

Съвременните чипове памет имат по няколко банки, всяка от които може да се разглежда като отделна матрица със своите редове и колони.

 

На фигурата по-долу е показана опростена схема на чип памет в който има четири банки памет, всяка от които съдържа 8192 реда и 1024 колони, с капацитет 8192x1024 = 8192 Кбайт = 8 Мбайт.

 

 

Адресация на паметта

При обръщение към клетки от паметта, следва да бъде указан в кой чип и в коя банка  се намират тези клетки. За тази цел се използват специални сигнали: CS, BA0 и BA1.

  • Сигнал CS (Chip Select)  - позволява да се избира съответния чип памет. Когато сигналът е активен е възможен достъп до чипа памет, т.е чипът се активира.

  • Сигналите BA0 и BA1 (Bank Active)  - позволяват да се адресира една от четирите банки памет. Това се извършва чрез една от комбинациите 00, 01, 10 и 11.

  • Мултиплексна адресна шина (Multiplexed Address, MA) - от съображения за минимизиране на размера на микросхемата и съкращаване на броя изводи, адресите на редовете и на колоните се предават по едни и същи адресни линии, като първоначално се предава адреса на реда, а след известно време – адреса на колоната. Ширината на мултиплексната адресна шина се състои от 14 линии (A0, A1 … A13), но в зависимост от логическата организация на чипа памет , част от линиите могат да не се използват. Накои от линиите са резервирани за служебно ползване.

  •  Импулси RAS# и CAS#  - подават се последователно един след друг, при което импулса CAS# (избор на колона)  винаги следва импулса RAS# (избор на ред),

  • WE# (Write Enable)  - служи за разрешаване четене ( високо ниво) или запис (ниско ниво на сигнала).

 

Ширина на шината данни

Ширината на шината данни се определя от броя линии за предаване на данни (DQ0, DQ1 и т.д.).  В случая става  въпрос не за модула памет, а за отделен чип памет , от които се състои модула. Ширината на шината данни на съвременните чипове памет може да е 4, 8, 16 или 32 линии, и именно този параметър определя логическата структура на чипа памет.

 

Пример: чип с капацитет 1024 Мбит при ширина на шината данни 8 бит може е 128 М x 8, т. е. се разглежда като 128 М логически 8-битови елемента. Същият чип може да се представи като  64 М x 16 или 32 М x 32, като първата цифра се нарича дълбочина на памет, а втората – ширина.

 

Модул памет

Модулът памет включва няколко чипа памет  които определят неговия капацитет в мегабайта (Мбайт) или в гигабайта (Гбайт),

 

Той се характеризира също така и с ширина или разрядност на интерфейса с шинатаданни.  За всички съвременни памети ширината на шината данни е 64 бита. Ширината на шината данни на модула памет(64 бит) е по-голяма от тази на отделните чипове памет (4, 8, 16 или 32 бит). За съгласуване предаването на данни се използва сливане на шините данни на отделните чипове памет в шината данни на модула.