Компютрите

отвън и отвътре

©Христо Тужаров, 2007

СТАТИСТИЧНА ПАМЕТ SRAM

Static Random Access Memory

[Home] [Карта на книгата] [Асеневци] [Инфопедия] [За проекта] [Начало на книгата]

ПАМЕТ НА КОМПЮТЪРА

КЕШ ПАМЕТ

ОСНОВНИ ПОНЯТИЯ  ЗА КЕШ ПАМЕТТА 

СТАТИСТИЧНА ПАМЕТ SRAM 

 

 

История на статична памет (Static Random Access Memory - SRAM)

Историята на създаването на статична памет е продължителна. Паметта на първите компютри реализирани с релета по същество е била статистична и дълго време не търпи концептуални промени – променяла се е само елементната база  - електронни лампи, транзистори, TTL схеми, CMOS схеми, микросхеми и т.н.

 

Ядро на статична паметта

Ядрото на статичната  оперативна памет представлява матрица, базирана на съвкупност от тригери.

Тригер - логическо устройство, притежаващо две устойчиви състояния, едното от които условно съответства на  логическа нула, а другото на логическа единица. С други думи всеки тригер съхранява един бит информация.

 

Предимства на тригера пред кондензатора( DRAM):

  • Състоянията на тригера са устойчиви и при наличие на захранване могат да се съхранят безкрайно дълго, докато кондензаторът изисква периодична регенерация;

  • Тригерът притежава нищожна инертност и без проблеми работи на честоти до няколко GHz, докато при кондензаторите възникват проблеми след 75-100  GHz .

Недостатъци на тригера:

Висока стойност и ниска плътност на съхраняване – за клетка DRAM e достатъчен един транзистор и един кондензатор, докато за SRAM клетка са необходими като минимум четири – осем транзистора.

 

Действие на тригера

 

тригер

В основата на всички тригери е заложено взаимодействието на два логически елемента "НЕ" (инвертор), съединени по посочения начин. Ако на линия Q сигналът, съответства на единица, то, чрез елемента D.D1 гой се инвертира в нула. Постъпвайки на следващия елемент D.D2 тази нула отново се превръща в единица. Тъй като изхода на D.D2 е включен към входа на D.D1, то дори след изчезване на сигнала  по линия Q, тригерът ще поддържа самостоятелно състоянието си, т.е. той заема устойчиво състояние.

 

 

Матрица статична памет

Тригери обединени в единна матрица, състояща се от редове (row) и колони (column). За разлика от клетката DRAM, за управление на която се използва един транзистор, клетката SRAM се управлява от минимум два транзистора, тъй като притежава два входа - за запис съответно на логическа единица и нула.

 

Контролер на статична памет

По организацията си интерфейсът на матрицата статична памет не се различава особено от този на динамичната памет.

контролер на статична памет

Единствената разлика е, че поради по-малкия капацитет на SRAM става възможно адресите за редове и колони да се подават едновременно.  

  • WE (Write Enable) – сигнал за четене/запис от паметта.

  • CS (Chip Select) – сигнал, разрешаваш работа с конкретен чип.

  • OE (Output Enable - разрешение за четене на данни.

Видове статична памет

Съществуват като минимум три статична памет: асинхронна синхронна и конвейерна. Те практически не се различават от съответстващите им типове динамична памет.

 

Асинхронна статична памет

Работи независимо от контролера и поради което той трябва да изчака сигнал за края на цикъла за обмен. В резултат, цикълът за обмен се удължава поне с един такт, снижавайки по такъв начин ефективната производителност. Поради това днес асинхронната памет практически не се използва.

 

Синхрона статична памет

Изпълнява всички операции синхронизирано с тактовите сигнали, в резултат на което времето за достъп до клетката се ограничава на един такт. На синхронна статична памет се реализира кеша от първо ниво в съвременните процесори.

 

Конвейерна статична памет

Представлява синхронна статична памет, снабдена със специални регистри запомнящи състоянието на шината, което позволява да се чете (записва) съдържимото от една клетка на паметта паралелно с задаването адреса на друга.

 

Конвейерната памет може да обработва няколко последователни клетки за един работен цикъл. Достатъчно е да се зададе само адреса на първата клетка от пакета, като адресите на останалите микросхемата изчислява самостоятелно.

Конвейерната статична памет се използва в кеша от второ ниво.